19日本国特許庁(JP)

⑪特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭60-66460

⑤Int Cl.⁴

識別記号

102

庁内整理番号

昭和60年(1985) 4月16日 ④公開

H 01 L 27/08 29/78

6655-5F 8422 - 5F

審査請求 未請求 発明の数 1 (全3頁)

匈発明の名称

MOS型集積回路装置

②特 昭58-175015

②出 昭58(1983)9月21日

⑫発 明 者

岩松

誠

諏訪市大和3丁目3番5号 株式会社諏訪精工舎内

東京都新宿区西新宿2丁目4番1号

⑪出 願 人 株式会社諏訪精工舎

四代 理 人 弁理士 最上 務

> 明 細

発明の名称

MOB型集積回路装置

特許請求の範囲

1. NY+XUMOB FETEP+XUMO B FETを一体として構成したMOB IOK 於て、NチャネルMOB FETのチャネル長が サブ・ミクロンで形成されると共化アチャネルM O B FETのチャネル長がNチャネルM C B FETのチャネル長よりも小なる事を特徴とする MOB型集和回路装置。

2. サプ・ミクロンチャネル長のNチャネルMO B FETと前記NチャネルMOB FETのチ + ネル長より小なるチャネル技を有する P チャネ ル M O B F B T を相補型に構成した O M O B O O N チャネルMOB FETのチャネル長より

B T で構成する事を特徴とする M O B 型集積回路 装置。

発明の詳細な説明

本発明はCMOB FETを含むICのチャネ ル構造に関する。

従来、サプ・ミクロンのチャネル長によるOM OB FETを含むICは、第1図及び第2図化 示す如き断面榴造、及び榴成となっていた。すな わち、第1図ではB1基板1の裂面に設けられた P-Well2,N-Well3内表面には各々 、拡散階4,5。ゲート酸化膜6。ゲート電極フ からなる N チャネル M O B F B T と P チャネル MOB FETが各々Nチャネル長LN, Pチャ ネル侵LPとしてLN宁LPとほぼ等しいチャネ ル長で.Q B μ m 程度のチャネル長のものが製作さ れていた。更に、第2図の如く、ドライバー、セ ICを周辺に持ち、内部回路を削配 C M O B I ンス・アンプ等を周辺に C - M O B I O 1 1 , 1 2 で持ち、内部を N - M O B I O 1 3 で 栂 成 小なるチャネル接を有するアチャネルMOB F されたメモリからなる半導体配像数配等が各々の

N チャネル長及び P チャネル長がほぼ同じ Q 8 μm 程度で構成されるのが遺例であった。

上記の如く、従来技術ではNチャネルMOB PBTとPチャネルMOB PBTを同一基板上 にチャネル長をサブ・ミクロンで作成する場合に Nチャネル長とPチャネル長をほぼ同じに設定に るのは、NチャネルMOB PBTのチャネル をQBTのチャネルのB PBTのがイント をQBでは、NチャネルMOB PBTのがイント をQBでは、NチャネルMOB PBTのがイント をQBでは、NチャネルMOB PBTのがイント をQBでは、Nチャネルの PBTのがイントの をQBでは、Nチャネルの PBTの PTの PTの をQBでは、Nチャネルの PTの PTの PTの の低減が不可能な事及びサブ・ミクロン加 はないている。

しかし、上記従来技術によると、Nチャネル MOB FETとPチャネルMOB FETを同 一誌板上に作成する場合に集職匠の向上が計れず 、且つ全体のチャネル長を小さくするとNチャネ ルMOB FET部が信頼度を劣化させる原因と なる等の欠点があった。

本発明は、かかる従来技術の欠点をなくし、N

チャネル M O B F B T と P チャネル M O B F B T を同一基板上に作成する場合にも高い 信頼度で且つ高集積化の計れる M O B F B T のチャネル構造を提供することを目的とする。

上記目的を選成するための本発明の基本的な構成はM08四条を設定に関し、NチャネルM08一年里丁を一体として構成したM08一耳のがけて、NチャネルM08一年里丁のチャネルEがサブ・ミクロンで形成されると共に、PチャネルM08一年里丁のチャネルEがNチャネルM08一年里丁のチャネルEがNチャネルM08一年

以下、実施例により本発明を酵逑する。

ことに起因し、散 P ーチャネル M O B P B T を 縮小して用いることにより C ー M O B I C 等の 集積度の向上、信頼度の向上および高速化も針れ る効果がある。

本発明は周辺出力部にドチャネルMOB PE Tによる出力トランジスタを設けたドライバー用 ローMOB IO等の出力段トランジスタをサブ・ミクロンチャネル長のPチャネルMOB PB Tを用いる等の場合にも適用できることは云うま

図面の簡単な説明

第1図は従来技術のローM08 ICの断面図、第2図は従来技術の周辺ローM08 ICの町面図路プロック図、第3図は本発明の一実施例を示すローM08 IOの回路プロック図を示す周辺ローM08 IOの回路プロック図である。

1,21…… 8 1 基板

2 , 2 2 ··· ··· P - W + 1 1

5 , 2 5 ··· ··· N -- W e 1 1

4,5,24,25……拡散層

6,26……ゲート酸化膜

7 , 2 7 … ... ゲート電極

1 1 1 2 1 3 1 1 3 2 … … 周辺 0 — 14 0 8 回

蹈プロック

1 3 … … 内部 N — M O B 回路プロック

3 3 ··· ·· 内部P-MOB回路プロック


L N , L N ' … … N チャネル長


LP,LP′ …… Pチャネル長

以上


出頭人 株式会社諏訪報工會 代理人 弁理士 碌上 務

第 1 図






第3図



第 4 図





JP60066460

Biblio

Drawing





















MOS INTEGRATED CIRCUIT DEVICE

Patent Number:

JP60066460

Publication date:

1985-04-16

Inventor(s):

IWAMATSU SEIICHI

Page 1

Applicant(s):

SUWA SEIKOSHA KK

Requested Patent:

☐ <u>JP60066460</u>

Application Number: JP19830175015 19830921

Priority Number(s):

IPC Classification:

H01L27/08; H01L29/78

EC Classification:

Equivalents:

Abstract

PURPOSE:To contrive to enhance the degree of integration, to enhance reliability and to make an MOS IC to act at a high speed at the MOS IC constructed by integrating an Nchannel MOS FET and a P-channel MOS FET in one body by a methoed wherein Pchannel length is made smaller than N-channel length.

CONSTITUTION: A P-well 22 and an N-well 23 are formed on the surface of an Si substrate 21, and diffusion layers 24, 25, gate oxide films 26 and gate electrodes 27 are formed to construct an N-channel MOS FET and a P-channel MOS FET. N-channel length LN' and Pchannel length LP' of the respective MOS FETs are made as LN'>LP'. Because generation of hot electrons in the P- channel MOS FET is extremely small, to reduce channel length is easy, and the P-channel MOS FET can be formed in a small type.

Data supplied from the esp@cenet database - I2